美女国产一区_中国成人黄色视屏_亚洲韩国精品一区_欧美成人激情视频免费观看_在线观看欧美激情_国产精品久久久一本精品_亚洲电影天堂av_亚洲特色特黄_午夜日本精品_久久av一区二区_欧美日韩999_欧美日韩国产成人精品_国产在线不卡_在线观看视频欧美_亚洲女性喷水在线观看一区_欧美日韩国产成人高清视频

◆課程目標

• 職場定位：Hardware Development Engineer for FPGA
• 本期目標：FPGA系統設計是現在熱門的嵌入式系統設計領域之一。和DSP和ARM系統設計相比，FPGA系統設計更接近底層硬件電路，因此清晰的硬件系統概念在FPGA設計中起著至關重要的作用。一個精通硬件電路原理的工程師，可以更快的進入FPGA系統的邏輯設計工作，而且可以設計出更適合硬件實現的HDL代碼。本階段學習目標是掌握FPGA硬件電路的基本知識、設計方法和調試技巧，并熟練掌握FPGA開發的軟件環境，為將來的邏輯設計工作打好基礎。

● 課程目標

• 職場定位：Logic Design Engineer for FPGA/IC
• 本期目標：參加本期培訓的學員應該掌握Verilog HDL硬件語言編程技巧，具備FPGA系統設計的硬件基礎知識。邏輯設計是FPGA設計和IC設計中重要的一部分，也是就業面很廣的一部分。本期學習的主要目標是精通FPGA和IC的邏輯設計，精通FPGA開發流程，強化學員對硬件描述語言（Verilog HDL）的理解和編碼調試的能力，同時掌握復雜FPGA系統的結構設計方法。

　● 課程目標

• 職場定位：FPGA System Design Engineer
• 本期目標：參加本期培訓的學員應該掌握FPGA應用開發和系統開發能力。本期學習的主要目標是掌握基于FPGA的產品開發從需求分析到詳細設計整個過程的開發內容，深入掌握Verilog HDL程序開發技巧，能夠熟練的根據時序設計出電路。另外，本期課程還會讓學員了解另外兩個比較重要的嵌入式系統硬件平臺：DSP和ARM，使學員在掌握FPGA的同時，也了解其他嵌入式系統硬件平臺的開發方法，拓展學員的知識面，豐富學員的知識結構。后，本期將花一周時間，重點讓學員從零開始完整完成一個真實項目的設計，使學員在鞏固所學內容的同時，迅速積累項目設計經驗，真正成為符合企業需求的FPGA開發人才。另外，通過實際項目案例，可以對學員知識薄弱環節進行重點加強。目前學員在嵌入式學院可完成的真實項目包括：高速PCI數據采集卡、視頻信號捕捉測試卡、視頻圖像處理芯片原型，學員可在嵌入式學院學習期間獨立完成其中一個項目，其他項目可在結業后完成，學院提供相關源碼和文檔。