曙海培訓-蘇州昆山CPU源代碼分析與芯片設計及Linux移植培訓班項目外包開發咨詢


嵌入式OS-Linux

Linux應用開發班
嵌入式Linux系統開發班

嵌入式Linux驅動開發班
Linux網絡工程及系統管理
Linux驅動、系統、應用全能班

嵌入式CPU--ARM

ARM開發培訓班

CortexM3+uC/OS培訓班

嵌入式OS--WinCE

單片機培訓

嵌入式硬件設計

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

PowerPC嵌入式系統/編譯器優化


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

3G手機軟件測試、硬件測試

芯片設計/大規模集成電路VLSI

云計算、物聯網

開源操作系統Tiny OS開發

小型機系統管理

IBM AIX 6 Basics培訓班

IBM AIX 6 System II培訓班

其他類

培訓報名

培訓報名
培訓課程
工作推薦
嵌入式合作(項目承接)

培訓班新動態

　　　　　　CPU源代碼分析與芯片設計及Linux移植培訓班

入學要求

學員學習本課程應具備下列基礎知識：
◆ 電路系統的基本概念。

班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號)

堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。

上課時間和地點

上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）：CPU源代碼分析培訓班：2026年08月10日....推薦就業....實戰、實操....從入門到精通....全國連鎖..精準匹配專家..專家培訓...用心服務.....良心教育....參加培訓,提升專業技能....課程再次升級....學用相長,注重實踐....以質量求發展....合作共贏....實用實戰.....直播、現場培訓皆可....用心服務..........--即將開課--..............................(請抓緊報名)

實驗設備

　    ☆資深工程師授課


        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作



        專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

新優惠

◆在讀學生憑學生證，可優惠500元。

質量保障

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。

　　　　　　　　CPU源代碼分析與芯片設計及Linux移植

第1章 CPU構架概述
? 1.1 計算機體系結構概述
? 1.2 標量流水線技術
? 1.3 超標量構架
? 1.4 超長指令構架
? 1.5 處理器介紹
第2章 OR1200構架
　 2.1 OpenRISC概述
　 2.2 OR1200構架
　 2.3 OR1200核心寄存器
　 2.4 OR1200的IO接口說明
　 2.5 OR1200核心硬件配置
第3章 Wishbone片上總線
　 3.1 概述
　 3.2 基本特點
　 3.3 接口信號定義
　 3.4 Wishbone支持的互聯類型
　 3.5 Wishbone總線周期
　 3.6 Wishbone寄存反饋總線周期
　 3.7 Wishbone規范對IP文檔的要求
　 3.8 Wishbone從設備接口示例
　 3.9 Wishbone對RAM/ROM的支持
　 3.10 Wishbone點到點連接示例
　 3.11 Wishbone共享總線連接示例
　 3.12 地址譯碼
　 3.13 仲裁器的設計
　 3.14 小結
第4章 CPU/DSP核心
　 4.1 CPU/DSP核心
　 4.2 IF級
　 4.3 ID級
　 4.4 EX級
　 4.5 系統控制模塊
　 4.6 MA級（lsu模塊）
　 4.7 WB級
第5章 OpenRISC存儲系統
　 5.1 概述
　 5.2 OpenRISC的高速緩存
　 5.3 OpenRISC的虛擬存儲系統源碼分析
　 5.4 OpenRISC高速緩存的源碼分析
　 5.5 片上存儲器QMEM
第6章 OpenRISC的主要外設
　 6.1 概述
　 6.2 寫緩沖模塊OR1200_sb
　 6.3 總線接口單元模塊OR1200_wb_biu
　 6.4 計時器模塊OR1200_tt
　 6.5 可編程中斷控制器模塊OR1200_pic
　 6.6 電源管理模塊OR1200_pm
第7章 OpenRISC調試接口
　 7.1 OR1200的調試功能概述
　 7.2 調試單元OR1200_du模塊
　 7.3 JTAG開發接口模塊
　 7.4 小結
第8章編譯器移植
　 8.1 編譯過程簡介
　 8.2 GNU開發工具鏈
　 8.3 RTL語言
　 8.4 OR32平臺GCC編譯器移植
　 8.5 OR32平臺binutils的移植
　 8.6 OR32工具鏈的編譯安裝
第9章 Linux平臺移植
　 9.1 編寫OR32復位例外
　 9.2 內核啟動（函數start_kernel）
　 9.3 內核啟動時建立平臺（函數setup_arch）
　 9.4 例外處理
　 9.5 運行時用到的底層接口
　 9.6 Linux移植
第10章 OpenRISC參考設計與FPGA移植
? 10.1 OpenRISC的功能驗證
? 10.2 ORP_SOC的FPGA移植
? 10.3 FPGA開發板的設計與使用
第11章開放源代碼以太網MAC控制器IP
? 11.1 開放源代碼以太網媒體訪問控制器IP
? 11.2 以太網MAC控制器IP頂層模塊
? 11.3 MII接口模塊
? 11.4 以太網數據發送模塊
? 11.5 以太網數據接收模塊
? 11.6 以太網MAC控制模塊
? 11.7 以太網MAC狀態模塊
? 11.8 以太網MAC寄存器模塊
? 11.9 以太網MAC Wishbone接口模塊
? 11.10 小結
第12章 USB設備功能模塊
　 12.1 USB 2.0包標識符及傳輸控制概述
　 12.2 USB IP核的整體結構
　 12.3 寄存器文件模塊usbf_rf
　 12.4 Wishbone接口模塊usbf_wb
　 12.5 內存緩沖區仲裁器
　 12.5 模塊usbf_mem_arb
　 12.6 協議層模塊
　 12.7 UTMI接口模塊
第13章全定制芯片設計方法
　 13.1 集成電路設計概述
　 13.2 芯片設計流程
　 13.3 DC工具綜合
　 13.4 PrimeTime靜態時序分析
　 13.5 可測性設計
　 13.6 自動布局布線
　 13.7 版圖的物理驗證